La Escuela Nacional de Verano (ENV) en Microtecnología, Arquitectura de Computadoras y Sistemas, es un evento académico para motivar al desarrollo de talento y presentar avances de investigación y aplicación de la ciencia en la materia de circuitos y sistemas digitales complejos, organizada por el Instituto Politécnico Nacional IPN de México.
En su cuarta edición la ENV2026 prepara una semana (de 6 al 10 de julio) de talleres académicos en sensores y procesos de fabricación en cuarto limpio, y una semana (del 17 al 21 de agosto) en talleres académicos en Arquitectura de computadoras, Leguajes y herramientas para la construcción de sistemas de cómputo SoC. La escuela ayuda a la diseminación del conocimiento y a la promoción de colaboraciones nacionales e internacionales entre la academia y la industria.
La ENV se distingue por cubrir un amplio espectro de aplicación de los avances en las tecnologías, herramientas y metodologías de desarrollo de circuitos integrados, hasta la compilación del flujo de arranque de sistemas operativos Linux.
| Lunes | Martes | Miércoles | Jueves | Viernes |
|---|---|---|---|---|
Bienvenida Inauguración Mensaje de la Secretaria de Investigación y Posgrado10:00 AM - 11:00 PM IPIAP Puebla México CIC-E1 Cd de México |
Talleres |
Talleres |
Talleres |
Conferencia1:00 PM - 2:00 PM IPIAP Puebla México CIC-E1 Cd de México |
| Lunes | Martes | Miércoles | Jueves | Viernes |
|---|---|---|---|---|
Bienvenida Inauguración Mensaje de la Secretaria de Investigación y Posgrado10:00 AM - 11:00 PM CIC-E1 Cd de México |
Talleres |
Talleres |
Talleres |
Conferencia1:00 PM - 2:00 PM CIC-E1 Cd de México |
|
Talleres |
Talleres |
Talleres |
Talleres |
Clausura, Sesión de Posters4:00 PM - 7:00 PM CIC-E1 Cd de México |
| Lunes | Martes | Miércoles | Jueves | Viernes |
|---|---|---|---|---|
Arquitectura y diseño de procesadores RISC-V11:00 AM - 02:00 PM IPIAP Puebla México |
Arquitectura y diseño de procesadores RISC-V10:00 AM - 2:00 PM IPIAP Puebla México |
Arquitectura y diseño de procesadores RISC-V10:00 AM - 2:00 PM IPIAP Puebla México |
Arquitectura y diseño de procesadores RISC-V10:00 AM - 02:00 PM IPIAP Puebla México |
Arquitectura y diseño de procesadores RISC-V10:00 AM - 2:30 PM IPIAP Puebla México |
Diseño de sensores MEMs11:00 AM - 2:00 PM CIC - E1 Cd de México |
Diseño de sensores MEMs10:00 AM - 2:00 PM CIC - E1 Cd de México |
Diseño de sensores MEMs10:00 AM - 2:00 PM CIC - E1 Cd de México |
Diseño de sensores MEMs10:00 AM - 2:00 PM CIC - E1 Cd de México |
Diseño de sensores MEMs1:00 AM - 2:00 PM CIC - E1 Cd de México |
| Lunes | Martes | Miércoles | Jueves | Viernes |
|---|---|---|---|---|
Arquitectura y diseño de procesadores avanzados11:00 AM - 02:00 PM CIC-E1 |
Arquitectura y diseño de procesadores avanzados10:00 AM - 2:00 PM CIC-E1 |
Arquitectura y diseño de procesadores avanzados10:00 AM - 2:00 PM CIC-E1 |
Arquitectura y diseño de procesadores avanzados10:00 AM - 02:00 PM CIC-E1 |
Arquitectura y diseño de procesadores avanzados10:00 AM - 2:30 PM CIC-E1 |
Fundamentos para el diseño de aceleradores para IA11:00 AM - 2:00 PM ESCOM Edif. 5 Lab-3011 |
Fundamentos para el diseño de aceleradores para IA10:00 AM - 2:00 PM ESCOM Edif. 5 Lab-3011 |
Fundamentos para el diseño de aceleradores para IA10:00 AM - 2:00 PM ESCOM Edif. 5 Lab-3011 |
Fundamentos para el diseño de aceleradores para IA10:00 AM - 2:00 PM ESCOM Edif. 5 Lab-3011 |
Fundamentos para el diseño de aceleradores para IA1:00 AM - 2:00 PM ESCOM Edif. 5 Lab-3011 |
Metodología de Verificación con UVM para sistemas digitales complejos11:00 AM - 2:00 PM CIC-E2 |
Metodología de Verificación con UVM para sistemas digitales complejos10:00 AM - 2:00 PM CIC-E2 |
Metodología de Verificación con UVM para sistemas digitales complejos10:00 AM - 2:00 PM CIC-E2 |
Metodología de Verificación con UVM para sistemas digitales complejos10:00 AM - 2:00 PM CIC-E2 |
Metodología de Verificación con UVM para sistemas digitales complejos10:00 AM - 2:00 PM CIC-E2 |
Diseño físico para Sistemas digítales4:00 PM - 8:00 PM CIC-E1 |
Diseño físico para Sistemas digítales4:00 PM - 8:00 PM CIC-E1 |
Diseño físico para Sistemas digítales4:00 PM - 8:00 PM CIC-E1 |
Diseño físico para Sistemas digítales4:00 PM - 8:00 PM CIC-E1 |
Diseño físico para Sistemas digítales4:00 PM - 8:00 PM CIC-E1 |
Flujo de arranque de Sistemas Operativos Linux para plataformas RISC-V4:00 PM - 8:00 PM CIC–E2 |
Flujo de arranque de Sistemas Operativos Linux para plataformas RISC-V4:00 PM - 8:00 PM CIC–E2 |
Flujo de arranque de Sistemas Operativos Linux para plataformas RISC-V4:00 PM - 8:00 PM CIC–E2 |
Flujo de arranque de Sistemas Operativos Linux para plataformas RISC-V4:00 PM - 8:00 PM CIC–E2 |
Flujo de arranque de Sistemas Operativos Linux para plataformas RISC-V4:00 PM - 8:00 PM CIC–E2 |
INSTITUTO POLITÉCNICO NACIONAL
D.R. Instituto Politécnico Nacional (IPN). Av. Luis Enrique Erro S/N, Unidad Profesional Adolfo López Mateos, Zacatenco, Alcaldía Gustavo A. Madero, C.P. 07738, Ciudad de México. Conmutador: 55 57 29 60 00 / 55 57 29 63 00.
Esta página es una obra intelectual protegida por la Ley Federal del Derecho de Autor, puede ser reproducida con fines no lucrativos, siempre y cuando no se mutile, se cite la fuente completa y su dirección electrónica; su uso para otros fines, requiere autorización previa y por escrito de la Dirección General del Instituto.
