Obtuvo el grado de Doctor en Arquitectura y Tecnología de Computadoras en el Departamento de Arquitectura de Computadoras (DAC) de la Universidad Politécnica de Cataluña (UPC), en Barcelona ESPAÑA. Recibió el grado de Maestro en Ciencias en Ingeniería de Cómputo en el CIC y el título de Ingeniero en Comunicaciones y Electrónica por la ESIME ambos del IPN. Su interés de investigación se centra en el campo de las Arquitectura de Computadoras de Alto desempeño, el Diseño de procesadores y las Aplicaciones de las micro- y nano-tecnologías para el cuidado de salud, así como el diseño de dispositivos MEMS. | Es profesor titular C de tiempo completo del CIC-IPN en los tres programas de posgrado (DCC, MCC y MCIC) | Fue Coordinador de la Red de Investigación en Nanociencias, Micro y Nanotecnologías del IPN (2015-2017) | Es Coordinador de la Red de Computación del IPN (2018-2020) | Fue Director del CIC-IPN (2016-2020) | Es Director de Vinculación y Desarrollo Regional del IPN
Dr. en Ciencias (2007)
M. en C. en Ingeniería de Cómputo (2002)
Ing. en Comunicaciones y Electrónica (1995)
Nivel SNII:
2 (2025-2029 )
Email:
mars@cic.ipn.mx
Extensión(es):
56524
| Programas Académicos | |
|---|---|
| DCC - Sistemas y Tecnologías Computacionales de Alto Desempeño | Tiempo Completo |
| MCIC - Sistemas y Tecnologías Computacionales de Alto Desempeño | Tiempo Completo |
| MCC - Sistemas y Tecnologías Computacionales de Alto Desempeño | Tiempo Completo |
| Título | Descripción | Fecha | |
|---|---|---|---|
| Low-cost microfabrication methodology for microfluidic chips using 3D printer and replica molding techniques for biosensors | Microfluidics and Nanofluidics | 2024-08-01 | |
| Numerical Analysis and Design of a High-Frequency Surface Acoustic Wave Transducer: Influence of Piezoelectric Substrates and IDTs Configurations | International Journal of Numerical Modelling: Electronic Networks, Devices and Fields | 2024-09-01 | |
| Proactive Load Balancing to Reduce Unnecessary Thread Migrations on Chip Multi-Processor (CMP) Systems | Computación y Sistemas | 2024-04-01 | |
| Random Exploration and Attraction of the Best in Swarm Intelligence Algorithms | Applied Sciences | 2024-09-01 |
| Título | Descripción | Fecha | |
|---|---|---|---|
| A Tool for Control Research Using Evolutionary Algorithm That Generates Controllers with a Pre-Specified Morphology | Algorithms | 2023-07-01 |
| Título | Descripción | Fecha | |
|---|---|---|---|
| Measuring the Storing Capacity of Hyperdimensional Binary Vectors | Computación y Sistemas | 2022-04-01 |
| Título | Descripción | Fecha | |
|---|---|---|---|
| Generating negations of probability distributions | Soft Computing | 2021-06-01 |
| Título | Descripción | Fecha | |
|---|---|---|---|
| Learning rules for Sugeno ANFIS with parametric conjunction operations | Applied Soft Computing | 2020-04-01 | |
| Mechanical-spring model on ZnO submicron rods for a steady response on vertically integrated nanogenerators at multiple harvesting frequencies | Microelectronic Engineering | 2020-02-01 | |
| Relationship of Serum Levels of IL-17, IL-18, TNF-α, and Lung Function Parameters in Patients with COPD, Asthma-COPD Overlap, and Bronchial Asthma | Mediators of Inflammation | 2020-07-12 | |
| Semantic Similarity Estimation Using Vector Symbolic Architectures | IEEE Access | 2020-06-11 | |
| The Merged Voltage Follower: A Class-AB CMOS Follower With Enhanced Bandwidth to Drive Loads With Low Resistance and Large Capacitance / Le suiveur de tension fusionné: un suiveur CMOS de classe AB avec une bande passante améliorée pour piloter des charges avec une faible résistance et une grande ca | Canadian Journal of Electrical and Computer Engineering | 2020-08-16 |
| Título | Descripción | Fecha | |
|---|---|---|---|
| A Domain-specific Language for Real-time Dynamical Systems Emulation on a Microcontroller | Studies in Informatics and Control | 2019-12-01 | |
| Exploring Storing Capacity of Hyperdimensional Binary Vectors | Research in Computing Science | 2019-10-01 | |
| Modeling, Design Procedure and Control of a Low-Cost High-Gain Multi-Input Step-Up Converter | Electronics | 2019-12-01 |
| Título | Descripción | Fecha | |
|---|---|---|---|
| An Automatic Functional Coverage for Digital Systems Through a Binary Particle Swarm Optimization Algorithm with a Reinitialization Mechanism | Journal of Electronic Testing - Theory and Applications | 2017-08-10 | |
| Lagarto I – Una plataforma hardware/software de arquitectura de computadoras para la academia e investigación | Research in Computing Science | 2017-11-01 | |
| Sequence Prediction with Hyperdimensional Computing | Research in Computing Science | 2017-11-01 |
| Título | Descripción | Fecha | |
|---|---|---|---|
| Automated Functional Test Generation for Digital Systems Through a Compact Binary Differential Evolution Algorithm | Journal of Electronic Testing: Theory and Applications | 2015-09-24 | |
| Hardware Design of Digital Parametric Conjunctors and t-Norms | International Journal of Fuzzy Systems | 2015-12-01 |
| Título | Descripción | Fecha | |
|---|---|---|---|
| Design and Implementation of Differential Evolution Algorithm on FPGA for Double-Precision Floating-Point Representation | Acta Polytechnica Hungarica | 2014-01-01 | |
| Diseño de un dispositivo sensor de masa tipo MEMS basado en microvigas en voladizo de polisilicio (Design of a MEMS mass sensor device based in oscillating polysilicon microcantilevers) | Superficies y Vacío | 2014-06-01 |
| Título | Descripción | Fecha | |
|---|---|---|---|
| A Reorder Buffer Design for High Performance Processors (Diseño de un búfer de reordenamiento para procesadores de alto desempeño) | Computación y Sistemas | 2012-01-01 |
| Título | Descripción | Fecha | |
|---|---|---|---|
| FPGA Implementation of Fuzzy Mamdani System with Parametric Conjunctions Generated by Monotone Sum of Basic t–Norms | Polibits | 2011-07-01 |
| Título | Descripción | Fecha | |
|---|---|---|---|
| Fast and accurate signature-generator for detecting P2PTraffic | Research in Computing Science | 2007-01-01 |
| Título | Descripción | Fecha | |
|---|---|---|---|
| A partitioned instruction queue to reduce instruction wakeup energy | International Journal of High Performance Computing and Networking | 2004-00-00 | |
| Instruction wakeup mechanism: power and timing evaluation | Research on Computing Science | 2004-01-01 |
| Título | Descripción | Fecha | |
|---|---|---|---|
| A simple low-energy instruction wakeup mechanism | Lecture Notes in Computer Science; 5th International Symposium, ISHPC 2003, | 2003-10-20 |
| Título | Descripción | Fecha | |
|---|---|---|---|
| A RISCV Lagarto Microprocessor for AI Edge Computing | 2024 IEEE International Autumn Meeting on Power, Electronics and Computing, ROPEC 2024 | 2024-11-11 | |
| Strategy for the Evaluation and Selection of Innovative Technological Projects in Public Universities of México | 2024 IEEE International Conference on Engineering Veracruz, ICEV 2024 | 2024-10-21 |
| Título | Descripción | Fecha | |
|---|---|---|---|
| Sargantana: An Academic SoC RISC-V Processor in 22nm FDSOI Technology | 38th Conference on Design of Circuits and Integrated Systems, DCIS 2023 | 2023-11-15 |
| Título | Descripción | Fecha | |
|---|---|---|---|
| Adaptable Register File Organization for Vector Processors | 28th Annual IEEE International Symposium on High-Performance Computer Architecture, HPCA 2022 | 2022-04-02 | |
| DVINO: A RISC-V Vector Processor Implemented in 65nm Technology | 37th Conference on Design of Circuits and Integrated Systems, DCIS 2022 | 2022-11-16 |
| Título | Descripción | Fecha | |
|---|---|---|---|
| Design and Installation of an IoT Electricity and Water Technological and Monitoring Solution | 4th Ibero-American Congress on Smart Cities, ICSC-CITIES 2021 | 2021-11-29 |
| Título | Descripción | Fecha | |
|---|---|---|---|
| Automatic code generator for a customized high performance microprocessor simulator | 9th International Conference on Supercomputing, ISUM 2018 | 2019-03-05 | |
| IPN Sustainability Program: Solar Photovoltaic Electricity Generation and Consumption Reduction | 2nd Ibero-American Congress of Smart Cities, ICSC-CITIES 2019 | 2019-10-07 | |
| Lagarto I RISC-V Multi-core: Research Challenges to Build and Integrate a Network-on-Chip | 10th International Conference on Supercomputing, ISUM 2019 | 2019-03-25 |
| Título | Descripción | Fecha | |
|---|---|---|---|
| 3D image reconstruction system for cancerous tumors analysis based on diffuse optical tomography with blender | 9th International Conference on Supercomputing, ISUM 2018 | 2018-03-05 |
| Título | Descripción | Fecha | |
|---|---|---|---|
| Analysis of Heat Equation Problem solved by Jacobi, Gauss Seidel and Red-Black Algorithms and Programed in OpenMP, MPI and Cuda | 7th International Supercomputing Conference in Mexico (ISUM2016) | 2016-04-11 |
| Título | Descripción | Fecha | |
|---|---|---|---|
| Security token for web applications using a linear and congruential random number generator | 12th. International Congress on Computer Science (CORE 2012) | 2013-11-28 |
| Título | Descripción | Fecha | |
|---|---|---|---|
| A CMOS OTA with offset and feedforward frequency compensations suitable for biomedical applications | Circuits and Systems for Medical and Environmental Applications (CASME 2012) | 2012-01-09 | |
| A compact CMOS Class-AB analog median filter | 3rd IEEE Latin American Symposium on Circuits and Systems (LASCAS 2012) | 2012-02-29 | |
| Parametric t-norms in reconfigurable digital fuzzy systems | 2012 Annual Meeting of the North American Fuzzy Information Processing Society, NAFIPS 2012 | 2012-08-06 |
| Título | Descripción | Fecha | |
|---|---|---|---|
| A distributed processor state management architecture for large-window | MICRO | 2008-00-00 | |
| Alligator_sp: A HDL out-of-order processor for research and technology development | Congreso Internacional Tendencias Tecnológicas en Computación | 2008-00-00 |
| Título | Descripción | Fecha | |
|---|---|---|---|
| Switching-off partially the register file to reduce power using zero-detection lookup table | IEEE International Conference on Computing | 2007-00-00 | |
| Zero detected flags: una técnica para reducir el consumo de energía en el banco de registros | VI Congreso Internacional de Informática y Computación de la ANIEI | 2007-00-00 |
| Título | Descripción | Fecha | |
|---|---|---|---|
| A new pointer-based instruction queue design and its powerperformance evaluation | IEEE Proceeding of International Conference on Computer Design | 2005-00-00 |
| Título | Descripción | Fecha | |
|---|---|---|---|
| Colas de instrucciones escalables y de bajo consumo para procesadores superescalares | Memoria de 5º Encuentro Nacional de Ciencias de la Computación | 2004-00-00 | |
| Direct instruction wakeup for out-of-order processors | IEEE Proceedings series. Innovative Architecture for Future Generation High- Performance Processors and Systems | 2004-00-00 |
| Título | Descripción | Fecha | |
|---|---|---|---|
| A low power instruction queue wakeup mechanism | XIV Jornadas de Paralelismo | 2003-00-00 |
| Título | Descripción | Fecha | |
|---|---|---|---|
| Learning of a backpropagation neural network to tune a fuzzycontrol of a thermal system | IEEE Proceeding of Southwest Simposium on Mixed-Signal Design | 2000-00-00 |
| Título | Descripción | Fecha | |
|---|---|---|---|
| On interval methods in control | Proceeding 4º World Congress on Expert Systems. | 1998-00-00 |
| Título | Rol | |
|---|---|---|
| Dr. Marco Antonio Ramírez Salinas Desarrollo de Circuitos y Sistemas electrónicos avanzados para el fortalecimiento de la estrategia nacional de semiconductores | Responsable técnico |
| Título | Rol | |
|---|---|---|
| SOC_LAGARTO_I: DISEÑO FPGA/VLSI DE UN SISTEMA EN UN CHIP BASADO EN EL PROCESADOR LAGARTO | Responsable técnico |
| Título | Rol | |
|---|---|---|
| Tecnologías abiertas para el desarrollo de SoC basados en el ProcesadorLagarto-I RISCV y S.O. Linux para la Academia y la Investigación | Responsable técnico | |
| Reunión Anual de la Red Institucional de Computación 2023 | Responsable técnico | |
| SBC-Lagarto: Modulo de Computo basado en el Procesador Lagarto | Responsable técnico |
| Título | Rol | |
|---|---|---|
| Tecnologías abiertas para el desarrollo de SoC basados en el Procesador Lagarto-I RISCV y S.O. Linux para la Academia y la Investigación. | Responsable técnico | |
| “Desarrollo de Unidades Aceleradoras vectoriales/IA para procesadores RISC-V | Responsable técnico | |
| Actividades para promover la colaboración académica y de investigación en la Red de investigación en computación del IPN | Responsable técnico | |
| DESARROLLO DE SENSORES ELECTRÓNICOS A PARTIR DE ESTRUCTURAS SAW PARA LA DETECCIÓN DE AGENTES PATOGENOS | Indefinido | |
| DESARROLLO DE SENSORES ELECTRÓNICOS A PARTIR DE ESTRUCTURAS SAW PARA LA DETECCIÓN DE AGENTES PATOGENOS | Colaborador |
| Título | Rol | |
|---|---|---|
| Red de Computación | Responsable técnico |
| Título | Rol | |
|---|---|---|
| “SERVICIO DE MEJORA CONTINUA E INNOVACIÓN A DISPOSITIVOS POLI-LOP Y A LA APLICACIÓN CICLOP”, mediante servicio técnico que permita mantener la operatividad de los productos generados en el proyecto “SOLUCIÓN INTEGRAL PARA SOPORTAR EL PROCESO OPERATIVO DE ENTREGA DE CORRESPONDENCIA Y ENVÍOS EN EL SER | Responsable técnico | |
| Reunión Anual 2020 : Red investigación en computación del IPN | Responsable técnico |
| Título | Rol | |
|---|---|---|
| “Termómetro de entregas” | Responsable técnico | |
| 2019 Reunión Anual : Red investigación en computación | Responsable técnico | |
| Desarrollo de hardware y software para medición de glucosa en saliva 20195660 | Responsable técnico | |
| Red de Expertos en Robótica y Mecatrónica. | Responsable técnico |
| Título | Rol | |
|---|---|---|
| “Sistema de Juicios en Línea versión 2” | Colaborador | |
| Servicio de Auditoría al Sistema Informático y a la Infraestructura Tecnológica del Programa de Resultados Electorales Preliminares (PREP), para el Proceso Electoral Local 2017-2018 en el Estado de Guanajuato. | Responsable técnico |
| Título | Rol | |
|---|---|---|
| “Solución Integral para soportar el Proceso Operativo de Entrega de Correspondencia y Envíos en el Servicio Postal Mexicano”. | Colaborador | |
| “Etapa 2; Seguimiento para el Cumplimiento Ambiental del Proyecto Nuevo Aeropuerto Internacional de la Ciudad de México (NAICM) a través de la Entidad de Supervisión Ambiental (Condicionante 10, Resolutivo MIA-R)”. | Colaborador | |
| 8° Encuentro Anual de la Red de Nanociencias, Micro- y Nano-Tecnologías del IPN 2016. | Responsable técnico | |
| Arquitectura híbrida para el análisis y detección de malware en teléfonos inteligentes con sistema operativo Android | Colaborador | |
| Diseño e implementación de un sistema de control inteligente remoto aplicado a una estación meteorológica usando tecnologías MEMS. | Colaborador | |
| Lagarto I: Un Procesador RISC de 32 bits para Sistemas en un Chip | Colaborador | |
| Sistema de Análisis Óptico In-vivo de Microtomografía (uCT) | Responsable técnico |
| Título | Rol | |
|---|---|---|
| “Elaboración y puesta en marcha del Sistema Integral de Gestión de Cumplimiento Ambiental (SIGCA) para el proyecto Nuevo Aeropuerto Internacional de la Ciudad de México (NAICM)”. | Colaborador | |
| servicio de análisis de vulnerabilidades de tipo caja negra en la infraestructura del sistema informático del programa de resultados electorales preliminares para las elecciones de Diputados Locales y Presidentes Municipales y Regidores 2014-2015, bajo los términos de los Lineamientos del Programa d | Colaborador | |
| “Desarrollo e implementación para el reforzamiento de la infraestructura de software de transmisión de la facturación, así como el servicio para su timbrado y consolidación nacional de la CFE”. | Colaborador | |
| servicio de auditoría al sistema informático del programa de resultados electorales preliminares para las elecciones de Gobernador, Diputados Locales y Ayuntamientos 2014-2015 | Colaborador | |
| “Actualización, mantenimiento e implementación para el reforzamiento a la infraestructura de software para la emisión, timbrado y consolidación nacional de los Recibos de Nómina como Comprobantes Fiscales Digitales a través de Internet en la CFE”. | Colaborador | |
| “Solución Tecnológica para el control administrativo del proceso de cobranza centralizada.” | Colaborador | |
| 7a. Reunión Anual de la Red de Investigación en Nanociencias y Micro- y Nano-Tecnologias | Responsable técnico | |
| Desarrollo de Procesadores de Alto Desempeño para Sistemas en Chips Programables | Responsable técnico |
| Título | Rol | |
|---|---|---|
| Sistema integral para la administración de información documental del STC. | Colaborador | |
| Solución Tecnológica Integral para el registro y monitoreo de la entrega de unidades potabilizadoras de agua para beneficio de las comunidades". | Colaborador | |
| “Desarrollo e Implementación del Sistema de Seguimiento de Compromisos Presidenciales en la SCT” | Colaborador | |
| Evaluacion de Bio-sensores basados en tecnologia SAW. | Responsable técnico |
| Título | Rol | |
|---|---|---|
| Evaluación Técnica Integral de los equipos de cómputo portátiles y un estudio de prospectiva para contribuir en la Transformación de los Servicios de Educación Básica | Colaborador | |
| Sistema para el manejo del acervo de documentos, así como la digitalización de expedientes de las oficinas de “El S.T.C.”. | Colaborador | |
| “Desarrollo e implementación de la infraestructura de software de transmisión segura de la información de la facturación para efectos de su timbrado y consolidación en el portal institucional de la CFE” | Colaborador | |
| Soluciones integradas que permitan el resguardo, verificación y validación de la información biográfica y biométrica generada por el “Servicio Nacional de Identificación Personal (SNIP)” mediante la restauración de toda la información del “SNIP” en una infraestructura distinta a la actual, para dar | Colaborador | |
| Sistema en línea generador de encuestas para el Sistema de Transporte Colectivo Metro | Colaborador | |
| El “IEDF” y el “IPN”, a través del “IPN-CIC” realizará pruebas de intrusión al Sistema Electrónico por Internet (SEI) y verificación de la integridad del SEI. Para las pruebas de intrusión se aplicarán pruebas de penetración con objetivo, pruebas de penetración ciega, y pruebas de penetración extern | Colaborador | |
| Investigación y Desarrollo de Software Bajo el Modelo de Software As a Service (SaaS), para el cumplimiento de la Norma ISO 20,000 | Colaborador | |
| Desarrollo de micro-Sensores de Onda Acústica Superficial (SAW). | Responsable técnico | |
| Desarrollo de un amplificador de señal en tecnología CMOS para la integración estructural y electrónica de sistemas MEMS. | Responsable técnico | |
| Diseño de convertidores de corriente analógicos para generar señales de caos. | Colaborador |
| Título | Rol | |
|---|---|---|
| “Desarrollo de un esquema de autenticación para incrementar la seguridad en un sistema de encripción desarrollado para ser empleado en comunicaciones vía telefonía celular mediante el empleo de equipos de la marca Iphone” | Colaborador | |
| Diseño de circuitos sintonizables CMOS para la adquisición de señales provenientes de dispositivos Micro-Electro Mecánicos. | Colaborador |
| Título | Rol | |
|---|---|---|
| Desarrollo de una Solución Tecnológica Integral para Registro de Identidad Personal (“Solución Tecnológica Integral”) | Colaborador | |
| “EL IPN” por conducto del “CIC”, lleve a cabo la integración y/o desarrollo de materiales sobre el tema “Plataforma México”, el cual formará parte de un proyecto a cargo de “LA ACADEMIA” | Colaborador |
| Título | Rol | |
|---|---|---|
| Automatización del Sistema de Gestión Judicial | Responsable técnico | |
| Micro-Tecnología y Micro-Arquitectura de procesadores de alto desempeño. | Responsable técnico | |
| Sensores de gas microelectromecánicos (MEMS) basados en la detección de cambios de masa. | Colaborador |
| Alumno | Tesis | Programa | Rol | |
|---|---|---|---|---|
| Moisés Arreola Zamora | "Implementación de sistema operativo para arquitectura RISC-V" | MCIC | Director 2 | |
| Jonnatan Mendoza Escobar | A Multithreading RISC-V Implementation for Lagarto Architecture | MCIC | Director 1 | |
| José de Jesús Mata Villanueva | Administración de recursos hardware en arquitectura reconfigurables | MCIC | Director 1 | |
| Adrián Alonso Lazcano | Alligator_os embedded operating system | MCIC | Director 1 | |
| Francisco Javier Villa Vargas | Desarrollo de un modelo para la administración de planes de contingencia basados en ITIL | MCIC | Director 1 | |
| Israel Román Palacios | Desarrollo de una herramienta para el diseño de sistemas reconfigurables | MCC | Director 2 | |
| Eduardo Jonathan Martínez Montes | Design and Implementation of a Multimedia Extension for a RISC Processor | MCIC | Director 1 | |
| Abraham Josafat Ruiz Ramírez | Design of a Load/Store Queue with Out-of-Order Execution | MCIC | Director 1 | |
| Fernando Preciado Llanes | Diseño de la unidad de gestión de memoria (MMU) para procesadores superescalares | MCIC | Director 2 | |
| Diana Olivia Martínez Trejo | Diseño de un procesador de sistema para arquitecturas RISC | MCIC | Director 1 | |
| César Alejandro Hernández Calderón | Diseño de un procesador superescalar para sistemas embebidos | DCC | Director 1 | |
| José Raúl García Ordaz | Diseño de un rob-distribuido para procesadores superescalares | MCIC | Director 1 | |
| Jesús Yáñez Sotelo | Diseño de un transductor MEMS de alta sensibilidad basado en estructuras de perfil en U invertido poliméricas | MCIC | Director 1 | |
| Gustavo Mondragón García | Diseño de una jerarquía de memoria para procesadores embebidos | MCIC | Director 1 | |
| Job Isaias Quiroz Mercado | Diseño e implementación del bus local para el procesador Lagarto | MCIC | Director 1 | |
| Juan Daniel Casañas Roque | Dragonfang: An Embedded, General Purpose, RISC-V Based Vector Extension for the Lagarto Hun Processor | MCIC | Director 1 | |
| Carlos Rojas Morales | From FPGA to ASIC: A RISC-V processor experience | MCIC | Director 1 | |
| Erick Brandon Cureño Contreras | Herramientas de evaluación de CPUs RISC-V a nivel de microarquitectura | MCIC | Director 1 | |
| Neiel Israel Leyva Santes | Interconnection Network and Memory Hierarchy for Multi-core Processors Based on the Lagarto I RISC-V Architecture | MCIC | Director 2 | |
| Jaime Ismael Rangel Martínez | Metodología de monitoreo para la validación de circuitos VLSI | MCC | Director 2 | |
| Alejandro Gómez Conde | Metodología para el desarrollo de bibliotecas de funciones hardware | MCIC | Director 1 | |
| Job Isaias Quiroz Mercado | Modelo de representación de conceptos en espacios vectoriales de altas dimensiones | DCC | Director 2 | |
| Julián Pavón Rivera | Non-conventional Vector Units for Big Data Workloads | MCIC | Director 1 | |
| Ivan Vargas Valdivieso | Sistema de arranque de un SoC tipo RISC | MCIC | Director 1 |
DCC: 2
MCIC: 2
| Alumno | Tesis | Programa | Rol | |
|---|---|---|---|---|
| Juan Daniel Casañas Roque | Computing Accelerators for AI | DCC | Director 1 | |
| Francisco Michelle Guerrero López | Desarrollo de módulos de verificación para componentes críticos parametrizados de arquitecturas RISC-V | MCIC | Director 2 | |
| Irving Vallarta Ramírez | Diseño e implementación de controladores avanzados de memoria DDR | DCC | Director 1 | |
| Diego Leonardo López Méndez | Diseño e implementación de un acelerador FFT para espectroscopia en un procesador RISC-V | MCIC | Director 1 |
INSTITUTO POLITÉCNICO NACIONAL
D.R. Instituto Politécnico Nacional (IPN). Av. Luis Enrique Erro S/N, Unidad Profesional Adolfo López Mateos, Zacatenco, Alcaldía Gustavo A. Madero, C.P. 07738, Ciudad de México. Conmutador: 55 57 29 60 00 / 55 57 29 63 00.
Esta página es una obra intelectual protegida por la Ley Federal del Derecho de Autor, puede ser reproducida con fines no lucrativos, siempre y cuando no se mutile, se cite la fuente completa y su dirección electrónica; su uso para otros fines, requiere autorización previa y por escrito de la Dirección General del Instituto.
